Независимое аналитическое интернет-издание "Искра" это право на информацию.

Не верь, не бойся, не плати. ©

На главную страницу

Парольный вход для авторов.

автор: c до

РЕЗЮМЕ ДОКЛАДОВ INTEL НА СИМПОЗИУМЕ «VLSI 2008» ПО ТЕХНОЛОГИЯМ И ИНТЕГРАЛЬНЫМ СХЕМАМ
Автор: Станислав Власенко      Дата: 18.06.2008 18:01


     На симпозиуме «VLSI 2008», который проходит с 17 по 20 июня в Гонолулу, корпорация Intel представит пять технических докладов. Ниже приводится их краткий обзор.
     
     Доклады, запланированные на 18 июня:
     
     Доклад 9.4: «A Scaled Floating Body Cell Memory with High-k + Metal Gate on Thin-Silicon and Thin-BOX for 15nm Node and Beyond» («Масштабированные плавающие ячейки памяти с транзисторами High-k и металлическим затвором на тонкой кремниевой подложке в корпусе Thin-BOX для изготовления 15-нанометровых и более миниатюрных узлов»)
     В этом докладе сообщается об успехах Intel в изготовлении самых миниатюрных, на сегодняшний день, плоских плавающих ячеек (floating body cell, FBC) памяти с функциональными транзисторами, затвор которых имеет размер менее 30 нм. Ожидается, что благодаря FBC-элементам удастся повысить плотность ячеек памяти по сравнению со стандартной шеститранзисторной (6T) кэш-памятью, которая в настоящее время используется во всех микропроцессорах. FBC-ячейки позволят проектировщикам разместить больше битов на фиксированной площади кристалла и, тем самым, добиться ускорения вычислений. FBC-компоненты Intel по размерам на два поколения опережают все известные FBC-аналоги. Элементы с 60-нанометровыми затворами демонстрируют уже приемлемые характеристики для хранения данных в памяти, а при достигнутых размерах площадь битовой ячейки может стать меньше 0,01 кв. мкм, что позволит использовать ее в 15-нанометровых узлах. Кроме того, учитывая отличную корреляцию между реальным элементом и его моделью, можно надеяться на возможность дальнейшего масштабирования вплоть до 10-нанометровых технологических узлов.
     
     Доклад 13.2: «45nm High-k + Metal Gate Strain-Enhanced Transistors» («45-нанометровые транзисторы с диэлектриком High-k и металлическим затвором на базе технологии напряженного кремния»)
     В настоящей публикации рассказывается, как, благодаря революционным 45-нанометровым транзисторам Intel High-k + Metal Gate, изготовленным по технологическому маршруту «gate last» («затвор – в последнюю очередь») на базе уникальных n-МОП- и р-МОП-структур с использованием напряженного кремния, удалось достичь лучшей в отрасли производительности и снизить энергопотребление. Описано, каким способом экономичная операция 193-нанометровой сухой литографии была распространена на 45-нанометровые проектные нормы без введения дополнительных маскирующих слоев. С ноября прошлого года эта технология используется при массовом производстве многих видов микропроцессорной продукции Intel и обеспечивает их высокий выход.
     
     Доклад 5.4: «PVT-Variations and Supply-Noise Tolerant 45nm Dense Cache Arrays with Diffusion-Notch-Free (DNF) 6T SRAM Cells and Dynamic Multi-Vcc Circuits» («Массивы 45-нанометровой кэш-памяти высокой емкости, устойчивые к PVT-вариациям и к шумам источника питания, с шеститранзисторными DNF-ячейками статической оперативной памяти (SRAM) и динамическими схемами, поддерживающими несколько значений напряжения питания»)
     Доклад посвящен новым средствам адаптивного управления электронными схемами, которые позволяют снизить минимальное номинальное напряжение питания (Vccmin) SRAM-ячеек кэш-памяти за счет повышения их устойчивости к вариациям параметров процессов, напряжения и температуры (PVT-вариациям). Как показали измерения, проведенные в определенных режимах работы на тестовых микросхемах, изготовленных по 45-нанометровой производственной технологии, число однобитных ошибок сокращается в 26 раз. Эти схемы позволят корпорации Intel существенно повысить производительность, улучшить характеристики энергопотребления и добиться безотказной работы в будущем.
     
     Доклад, запланированный на 19 июня:
     
     Доклад 7.1: «Next Generation Intel® Micro-architecture (Nehalem) Clocking Architecture» («Микроархитектура Intel® следующего поколения (Nehalem), архитектура синхронизации»)
     В докладе представлены микроархитектура Intel следующего поколения (Nehalem) для процессорных ядер и архитектура синхронизации ввода/вывода. Nehalem – это семейство многоядерных процессоров Intel, изготавливаемых с использованием 45-нм производственной технологии «high-k + metal-gate». Первые экземпляры микропроцессора Nehalem имеют четыре усовершенствованных ядра, «неядро» (uncore) для связи ядер с подсистемой ввода/вывода и кэш-память третьего уровня. В микроархитектуре Nehalem используется новое высокоскоростное согласованное межкомпонентное соединение типа «точка-точка» – Intel® QuickPath, обеспечивающее обмен данными между процессорами, наборами микросхем и концентраторами ввода/вывода. Кроме того, она поддерживает интегрированный контроллер, позволяющий использовать высокоскоростную многоканальную память DDR3.
      Основные отличия микроархитектуры Nehalem: конфигурируемая тактовая синхронизация, ФАПЧ с быстрым захватом (fastlock) и низкой расфазировкой (low-skew), высокие эталонные тактовые частоты, аналоговая система слежения за подачей питания, адаптивная синхронизация частоты, межкомпонентное соединение Intel QuickPath с низким джиттером, интегрированный контроллер памяти с генератором тактовых импульсов и система ФАПЧ по задержке с аттенюатором джиттера.
     
     
     
     
     
     Доклад, запланированный на 20 июня:
     
     Доклад 17.2: «In-Situ Jitter Tolerance Measurement Technique for Serial I/O» («Методы измерения «на месте» допустимого джиттера для последовательных операций ввода/вывода»)
     В данном докладе показано, как распространенные средства измерения производительности операций ввода/вывода между микросхемами, обычно доступные только в лабораторных условиях, могут быть интегрированы прямо в процессор. Благодаря этому процессоры будущего смогут проверять временные характеристики шумов (джиттер), непосредственно «на месте» – в бытовой или корпоративной среде. Такая возможность обеспечит оптимизацию временных промежутков и/или скорости передачи данных для соединения ввода/вывода, а следовательно, повышение общей производительности.
     
     Кроме того, 17 июня представители Intel (старшие научные сотрудники, научные сотрудники и инженеры) принимают участие в трех заседаниях комиссий VLSI:
     
     • «Ten years after – Has SOI finally arrived?» («Десять лет спустя: удалось ли, в итоге, реализовать технологию «кремний-на-изоляторе»?»)
     Участник дискуссии от Intel: Марк Бор (Mark Bohr)
     В дискуссии также примут участие представители компаний Infineon, IBM, SOITEC, AIST, TSMC, Toshiba, Hitachi
     
     • «Who will keep SRAM scaling alive by 2012: Designers or Technologists?» («Кто обеспечит непрерывное масштабирование модулей SRAM до 2012 года: проектировщики или технологи?»)
     Председательствуют представители Intel и NEC
     Участник дискуссии от Intel: Клэр Уэбб (Claire Webb)
     В дискуссии также примут участие представители компаний IBM, Texas Instruments, TSMC, Toshiba, NEC
     • «Photons vs. Electrons – Which Will Win and When? (The Ongoing Race for Short-Distance High-Speed Data Connectivity)» («Фотоны или электроны – на чьей стороне и когда будет победа? (Продолжение борьбы за средства высокоскоростной передачи данных на малые расстояния)»)
     Участник дискуссии от Intel: Иан Янг (Ian Young)
     В дискуссии также примут участие представители Стэнфордского университета, компаний Force10 Networks, Teranetics, Fujitsu Japan, NTT Japan
     


Автор: Станислав Власенко прочтений: 1006 оценки: 0 от 0
© Свидетельство о публикации № 4098
  Цена: 1 noo



Ваши комментарии

Пароль :

Комментарий :

Осталось символов

Доступна с мобильного телефона
Чат
Опросы
Музыка
Треки
НеForМат
Академия
Целит
Юрпомощь


О сервере


О проекте
Юмор
Работа
О нас

Earn&Play
Для контактов
skype:noo.inc


Этот сайт посвящен Георгию Гонгадзе, символу борьбы за свободу, журналисту, патриоту, человеку... Ukraine NBU Hrivnya rate
Russian ruble rate
Noo Web System



Редакция за авторские материалы ответственности не несет
стать автором
Micronoo Links Neformat Links Noo Links Chess Links Forex Links Weapon Links

Идея и разработка
компании NOO
На сайт разработчика